中国电子标准协会培训中心

  
培训课程筛选
 首页 >> 资讯中心 >> 正文

如何降低运放电路中的电源噪声?从这几方面下手,效果事半功倍

作者:不详 ; 发布时间:2019-9-11 6:49:39 ; 来源:互联网  点击:

在这里,我们将噪声定义为任何在运放输出端的无用信号。噪声可以是随机信号或重复信号,内部或外部产生,电压或电流形式,窄带或宽带,高频或低频。噪声通常包括器件的固有噪声和外部噪声,固有噪声包括:热噪声、散弹噪声和低频噪声(1/f噪声)等,在这里我们不予讨论。外部的噪声通常指电源噪声、空间耦合干扰等,通常通过合理的设计可以避免或减小影响。降低外部噪声的影响对发挥低噪声运放的性能至关重要。

常见外部噪声源

如何降低运放电路中的电源噪声?从这几方面下手,效果事半功倍

 

 

如果运算放大器的电源发生变化,输出不应变化,但实际上通常会发生变化。如果X (V)的电源电压变化产生Y (V)的输出电压变化,则该电源的PSRR(折合到输出端)为X/Y。无量纲比通常称为电源电压抑制比(PSRR),以dB表示时则称为电源电压抑制(PSR)。但是,PSRR和PSR几乎总能互换使用,半导体行业很少有相关标准。

电源抑制比(PSRR)是输入电源变化量(以伏为单位)与转换器输出变化量(以伏为单位)的比值,常用分贝表示。对于高质量的D/A转换器,要求开关电路及运算放大器所用的电源电压发生变化时,对输出的电压影响极小.通常把满量程电压变化的百分数与电源电压变化的百分数之比称为电源抑制比.电源抑制比可分为交流电源抑制比和直流电源抑制比,其具体意思如下.

交流电源抑制比(ACPSR)

先在标称电源电压(5V)的情况下,读取一个测量值,然后在电源电压上叠加一个频率为100HZ,有效值为200mV的信号,在相同的输入信号电平下,读取第二个测量值,按测量误差公式 "百分误差=(第二测量值-第一测量值)/第一测量值" 计算得到的百分比误差即为交流电源抑制比. 直流电源抑制比(DCPSR)

先在标称电源电压(5V)的情况下,读一个测量值,然后使电源电压变化 5%,在相同的输入信号电平下读取第二个测量值,按测量误差公式(同上题公式)计算得到的百分误差即为直流电源抑制比. 电源抑制比功用和计算

与其它的失衡量一样,参数规范中的电源抑制比也是针对运算放大器的输入而言的. 运算放大器的电源线上的噪声也会对输出信号造成影响,因此必须适当地“抑制”噪声。而电源抑制比就是测量运算放大器抑制这种偏差的程度的量。 一般定义它为:从输入到输出的增益除以从电源到输出的增益。因为现在的运算放大器逐渐出趋向于低压低功耗,对供电电源的要求也越来越高

这个参数反映了电源电压出现一定变化量时输入失衡电压相应产生多大的变化量.在规定为1V的电源电压改变量除以按微伏计的输入失衡电压量.

输出电压误差的计算方法如同电压失衡与漂移的计算方法.外部电源的调整率会以电源抑制比的形式直接转变成运算放大器网络的输出误差.

PSRR,就是 Power Supply Rejection Ratio 的缩写,中文含意为“电源纹波抑制比”。也就是说, PSRR 表示把输入与电源视为两个独立的信号源时,所得到的两个电压增益的比值。基本计算公式为:

PSRR = 20log[(Ripple(in) / Ripple(out))] PSRR 的单位为分贝(dB),采用对数比值。

从上面的式子可以看出,影响输出信号的因素除了电路本身之外,还受到了供电电源的影响。PSRR 是一个用来描述输出信号受电源影响的量,PSRR 越大,输出信号受到电源的影响越小。

电源纹波

在全波整流的线性稳压供电的电路中,100Hz纹波是主要的电源噪声,对于运放电路,100Hz噪声电平通常要求控制在10nV-100nV(RTI)内,这取决于三个因素:运放在100Hz时的电源抑制比(PSRR),稳压器的纹波抑制比及稳压器的输入滤波电容的大小。图1是OP77的PSRR-频率曲线,可以看出,OP77在100Hz时PSRR大约是76dB,要获得不大于100nV(RTI)的性能,供电电源的纹波必须小于0.6mV。常用的三端稳压一般能提供大约60dB的纹波抑制能力,在这种情况下,稳压器的输入滤波电容必须足够大,以将输入端的纹波限制在0.6V以下。

如何降低运放电路中的电源噪声?从这几方面下手,效果事半功倍

电源去耦

典型的串联稳压器供电的电源中包含有幅度为150uV,频率范围为100Hz-100KHz的噪声,开关型电源更严重,运放的PSRR在高频时以20dB/Decade的速度降低,通过在电源脚加RC或LC去耦网络,能滤除大部分噪声,电路形式如图3。在使用RC去耦时,应该注意负载电流的变化会导致对电源脚上电压的调制。

如何降低运放电路中的电源噪声?从这几方面下手,效果事半功倍

 

 

图3:运放供电的RC去耦

电源调整率

任何电源电压的变化都会引起运放输入偏置电流的变化,图1中OP77的PSRR在DC时是126dB(0.5uV/V),电源电压的变化是一个潜在的低频噪声源。在低噪声运放的应用中,降低电源的纹波和提高电源的调整率都很重要,电源调整率不足通常会引起讨厌的低频噪声。

电源调整率的定义为电源供应器于输入电压变化时提供其稳定输出电压的能力。此项测试系用来验证电源供应器在最恶劣之电源电压环境下,如夏天之中午(因气温高,用电需求量最大)其电源电压最低;又如冬天之晚上(因气温低,用电需求量最小)其电源电压最高。在前述之两个极端下验证电源供应器之输出电源之稳定度是否合乎需求之规格。

电源调整率通常以一正常之固定负载(Nominal Load)下,由输入电压变化所造成其输出电压偏差率(deviation)的百分比,如下列公式所示: V0(max)-V0(min) / V0(normal) 电源调整率亦可用下列方式表示之:於输入电压变化下,其输出电压之偏差量须於规定之上下限范围内,即输出电压之上下限绝对值以内。

开关电源

开关电源是一个很严重的噪声源,下图是典型的开关电源输出端的电压波形:

如何降低运放电路中的电源噪声?从这几方面下手,效果事半功倍

可以看出,噪声频谱既包含开关频率及其谐波成分,还包含开关回路谐振引起的阻尼振荡的高频成分,从几十KHz一直延续到几十MHz,而普通的运放在几百Hz以上时PSRR开始急剧下降,到几百KHz时几乎为零,此时,出现在输出端的电源噪声将很严重。

影响途径和对策

除了注意对运放PSRR或CMRR参数的选择和加强运放供电去耦(如采用RC去耦)外,在开关电源供电设计中,还应注意如下一些方面:

电源中的噪声可能通过基准源或PCB的漏电直接耦合到放大器的输入端。要注意对电压基准源输出的滤波,对于PCB漏电,可在信号输入引线与电源走线间加地线防护。

噪声可能通过PCB走线之间的分布电容直接耦合到放大器输入端,造成干扰。在PCB布线时,要注意电源线与弱信号线不要贴近平行走线,线净距大于线宽的3倍(3W原则),并在电源线或数字信号线与模拟小信号线之间加地线隔离。

接地处理不当,噪声通过公共阻抗影响敏感电路部分。为了防止公共阻抗将电源噪声引入信号回路,要注意如下几点:接地上避免带噪声的大电流流过前级小信号地;单点接地,电源、模拟、数字电路分开接地;布板使用地平面层,最小化地线阻抗;开关电源输出从最后一个滤波电容的地端引出电源地,避免从滤波电感前的电容的地端引出。

如何降低运放电路中的电源噪声?从这几方面下手,效果事半功倍

 

 

图5:共模阻抗噪声耦合示意图

开关管漏极开关电压驱动的位移电流,通过初次级分布电容,次级电路,次级对大地与杂散电容,大地与初级地之间的杂散电容形成环路,次级模拟电路中流过的共模电流流过不平衡的阻抗转换成差模,对放大电路造成干扰(如图6)。共模方式引入的干扰一般为开关噪声中的高频分量(数MHz以上)。措施主要有如下三点:提供一条从开关电源次级地返回初级地的低阻抗噪声旁路通道,通常使用1000p~2200p的安规电容;使用共模扼流圈加强开关电源的输出的共模滤波;使用隔离技术,最小化回路中的共模电流。

如何降低运放电路中的电源噪声?从这几方面下手,效果事半功倍

 

 

通过空间磁场耦合到具有一定环路面积的信号回路或地线环中,造成对信号的影响。另外来自开关电源或市电网络的高频干扰可能通过空间杂散电容直接耦合到信号回路。设计中的考虑包括:合理的布局、调整电感线圈或变压器放置方向、优化布线,减小关键信号的回路面积,避免形成地环路可以减小干扰;双面或单面板布线,注意信号线和地线,电源线与地线一定要贴近平行走线;使用1000p电容射频多点接地,可以兼顾EMC和低频信噪比的需求;对敏感电路加屏蔽,注意屏蔽层连接到被保护信号的参考地;走线设计上注意电源线不要和信号线捆扎在一起。

小结

在运放电路设计中降低电源噪声的主要措施包括:

通过去耦、滤波等措施降低电源输出的纹波和噪声成分。

改善设计,提高电源电压调整率。

合理电路结构、考究的PCB布线、合理的走线工艺。

选择在敏感噪声频段的PSRR或CMRR较高的器件。

内容整理自C博客 吴建梅的专栏

 
推荐公开课
[江苏回流焊和通孔回流焊(THD)的SMT
[广东NPI新产品导入
[江苏PCBA的可制造性设计(DFM)实施
[广东光学镜头测试培训
[广东在软件开发流程中构筑软件质量-软件测
[广东嵌入式软件可靠性设计培训
[广东电路设计中器件选型及工程计算培训课程
[上海面向可制造性的设计与工艺优化
[江苏ESD检验员职业资格(防静电系统高级
[广东硬件测试管理
推荐内训课
[广东SMT核心工艺技术、质量控制与案例解
[广东“倒装焊器件(BGA\WLP\QFN
[广东照相模组的设计工艺、组装技术和失效分
[河北硬件测试技术及信号完整性分析
[山西电子产品实用可靠性设计和试验技术高级
[广东SMT组装中的实用可制造性(DFM)
[上海电磁兼容设计与整改对策及经典案例分析
[广东板级电磁兼容设计与整改对策分析培训
[广东非财务经理的财务管理必修课
[广东电路设计中器件选型及工程计算
资讯中心
·家电可靠性开始标准化进程
·国内主流车型可靠性调查启动
·我国家电产品可靠性不足 还需严抓
·我国电动汽车产业发展趋势展望及对策研究
·为什么说2018是自动驾驶最艰难的一年
·当今世界谁的5G实力最强
·阿里百度上榜 2018中国IC设计新势力
·华为发布智能计算新战略 推进AI战略落地
·德国法庭批准高通请求:对iPhone颁永
·竞争力不足 英特尔或彻底退出芯片代工市场
·国产FPGA的新机会和旧问题
·捷克下令禁用华为 多米诺骨牌效应作祟?

 

中国电子标准协会培训中心专业提供可靠性设计、热设计、SMT工艺、电路设计、架构设计、硬件测试、研发管理、嵌入式软件测试、EMC培训、软件技术等课程及服务。
欢迎来电来函咨询:
0755-26506757 13798472936
martin@ways.org.cn
http://www.ways.org.cn

中国电子标准协会培训中心(深圳市威硕企业管理咨询有限公司)成立于2006年,经过十多年的发展,在国内外业界技术顾问及广大客户的支持下,我培训中心已成为一家专业的电子技术、研发、管理、企业资格及电子标准培训服务提供商,致力为各企业提供成熟的企业技术、管理及标准培训服务。借鉴国际先进的电子技术应用与管理理念,让协会整合以“技术”为核心的企业资源体系,解决企业运营过程中的技术难题,提升生产、运作与工作效率,增强企业核心能力,赢得竞争优势,最终实现企业长期追求的使命与愿景。
经典课程:可靠性设计各种设计技术(包括可靠性降额设计、硬件测试、可靠性余度设计、可靠性动态设计、电路设计、可靠性环境防护设计、EMC培训、热设计、硬件测试、可靠性安全设计、缓冲减振设计、静电防护设计等)、SMT技术管理培训、EMC培训、硬件测试、IPC标准(IPC-A-610E标准、IPC-A-7711/21标准、IPC-A-620A标准、IPC-A-600H标准、IPC J-STD-001标准)、电路设计、硬件测试、ESD防静电防护、ESD设计、硬件测试、EMC培训、电路设计、硬件测试技术及信号完整性分析、硬件测试、DFM电子可制造性设计、机械结构设计、加速试验和筛选技术和模拟仿真技术、硬件测试、EMC培训、失效分析、EMC培训、电路设计、EMC培训、故障模式影响及危害性(FMEA、FMECA)和故障树分析(FTA)、元器件可靠性设计、硬件测试、电路设计、软件可靠性设计、硬件测试、软件测试(黑盒和白盒)、电路设计、可靠性设计各种试验技术(环境应力筛选试验、EMC培训、硬件测试、可靠性工程试验、可靠性统计试验等)以及可靠性管理是我协会的强项;软件类:架构设计、EMC培训、硬件测试、C语言、电路设计、UI设计、硬件测试、需求分析、电路设计、软件项目管理、硬件测试、电路设计、Oracle、软件敏捷、.NET、EMC培训、硬件测试、Android、硬件测试、软件配置管理、Linux、硬件测试、CMMI、软件重构、C++等等

服务热线:0755-33558698 26506757 传真:0755-33119039 电子邮件:martin@ways.org.cn
客服 QQ:52630255 751959468 1305933375 385326049
中国电子标准协会培训中心(http://www.ways.org.cn)网站 ICP注册号:ICP备257378787号